关于举办东南大学第二十届 PLD 设计竞赛的通知

各学院、学生会、学生科协：

为培养大学生创新创业意识和协作精神，调动广大学生自主研学的

学习热情，丰富和活跃校园科研氛围，加强学生动手能力和工程实践能

力的锻炼，促进优秀创新人才脱颖而出，同时强化行业企业最新技术在

教学实践中的应用，我校将于 2026 年 8 月至 11 月举办东南大学第二十

届 PLD 设计竞赛。

欢迎电类以及相关院系的同学积极参与，请相关院系及时通知学生

提前做好准备。

竞赛报名网址：教务处—办事平台—学科竞赛管理系统

报名截止时间：2026 年 9 月 14 日

附件一：东南大学第二十届 PLD 设计竞赛规程

附件二：东南大学第二十届 PLD 设计竞赛命题指南

东南大学教务处

东南大学 PLD 设计竞赛组委会

2026 年 9 月 2 日

附件一

东南大学第二十届 PLD 设计竞赛规程

一、竞赛目的

为进一步加强东南大学本科生在可编程逻辑器件开发应用领域实践能力的锻炼，培养大学

生利用先进设计开发平台进行创新的能力，丰富和活跃校园学术氛围，促进优秀创新人才脱颖

而出，推进东南大学与企业人才培养合作工作的进一步开展，继承并发扬过去十九届 PLD 竞赛

组织所取得的成效，现定于 2026 年秋举办东南大学第二十届 PLD 设计竞赛。本届竞赛也将是

中国电子学会主办的 2026 年全国大学生 FPGA 创新设计竞赛的东南大学校内选拔赛。

二、参赛对象

以电子科学与工程学院、集成电路学院、信息科学与工程学院、吴健雄学院、自动化学院、

计算机科学与工程学院、软件学院、电气工程学院、仪器科学与工程学院、未来技术学院等电

工电子类相关院系在校本科生为主，年级不限，也欢迎其他院系的在校本科生选择合适的项目

跨专业组队参加。

三、竞赛内容

本次竞赛继续坚持“创意发挥、规范设计、突破自我、快乐竞赛”的原则，参赛队必须统一

采用组委会提供的 PLD 开发板作为设计核心，可自行选择与开发板特点相适应的设计项目，也

可选择组委会推荐的设计项目，同时核心开发板以外其他扩展电路部分需自行设计并搭建。根

据往年情况预设参加复赛的队伍数量为 50 队。（注：关于竞赛指定开发平台的资料参阅竞赛主

题网站和宣讲会资料，具体参赛队伍数量将根据报名和初赛选拔情况适当增减。）

各参赛队请认真策划和设计项目的选择和论证工作，建议选择适宜于 PLD 技术特点的、最

大限度发挥指定 PLD 开发平台能力的、有特色的、有创意的项目参赛，并按照要求认真填写报

名表。（组委会同时提供建议选题供参考）

四、竞赛的组织管理

设立竞赛组委会（组委会名单见附录），负责竞赛的组织和实施工作。相关竞赛培训资料

文档以及与竞赛相关的信息可在当年度 PLD 竞赛 QQ 群（群号：1062214405）中查找。

具体报名方式：每 1～3 人组成一参赛队，以队为单位，每位同学限参加一队。所有参赛

队统一在东南大学竞赛管理系统报名（可以从校教务处主页的“学生学科竞赛管理系统”进入）。

报名信息中需要填写对拟选择赛题、赛题理解、已有基础（例如相关技能、竞赛获奖）等方面

的说明，以便审核与评估参赛资格。

本竞赛不收取报名费，竞赛指定开发平台由组委会统一发放，除该平台以外自行设计电路

部分的元器件及加工费用由参赛队自理。

报名初选说明：组委会将在报名结束后组织专家对报名表进行评审，重点依据项目可行性、

新颖性、实用性、平台适宜性、必要的设计难度、复赛名额等因素决定正式参加 PLD 设计竞赛

的队伍。

现场验收说明：组委会将在设计文档提交后组织专家验收，根据作品完成度、作品创意、

作品设计难度、设计文档撰写等方面的质量和水平评奖。

五、竞赛时间：

报名截止时间：2026 年 9 月 14 日 23:59（竞赛在线报名系统会按时关闭）。

竞赛初评时间：正式参赛队伍名单将于 9 月下旬公布；

竞赛培训时间：组委会将于 9 月下旬发放竞赛指定 PLD 开发系统并安排使用培训讲座；

作品设计时间：自竞赛平台发放之日起至竞赛现场验收之日前均为作品设计时间；

竞赛验收时间：组委会会要求各参赛队在 11 月 1 日提交设计文档和演示视频；现场验收时

间在 11 月中上旬，具体时间另行通知。

六、竞赛方式：

每参赛队在指定时间内按照报名表中填写的开发项目，完成硬件设计、软件编程和系统调

试，撰写符合要求的设计报告并制作演示视频。参赛学生应独立设计与制作，不得依赖教师或

其他非参赛组成员，杜绝抄袭和剽窃。

竞赛采用无导师制模式，除了安排竞赛宣讲会、开发平台使用介绍会等面对面培训活动外，

其他必要的 PLD 竞赛组织信息、开发平台自学资料、设计范例等均由竞赛指定 QQ 群提供，且

该 QQ 群是本竞赛官方指定答疑和交流窗口。

七、竞赛的奖励办法

竞赛将依照报名队伍数量的 3%、6%、9%设立一等奖，二等奖，三等奖，其它优秀作品经

专家评审也可获优胜奖。所有获奖的参赛队可以获得东南大学教务处颁发的获奖证书。参赛获

奖学生还可获得相应的课外研学学分，具体学分认定细则详见《东南大学本科生课外研学成绩

认定办法》。

本次竞赛的优秀作品还将推荐参加 2026 年全国大学生 FPGA 创新设计竞赛。

八、备注

竞赛组委会保留对 2026 年东南大学 PLD 设计竞赛相关条款的最终解释权。

东南大学第二十届 PLD 设计竞赛组委会名单

主任：陆金钰

副主任：李鹤、胡仁杰

委员：堵国樑、汤勇明、张圣清、孙培勇、孙豪、陆佳华（企业）、王涛（企业）

秘书：赵文渊、顾钫天、陈凯

附件二：

选题指南

一、总体说明

本指南设置“基于 FPGA 的医学影像实时分析与智能辅助展示系统设计”和“面向自

动驾驶小车的智能感知与先进显示系统设计”两个选题方向。参赛队伍可根据技术基础、

硬件条件和应用兴趣选择其中一个方向完成作品。

参赛作品应围绕真实或合理仿真的应用场景，构建从数据输入、缓存调度、实

时处理、智能分析到结果叠加和显示输出的完整系统。FPGA 应承担图像处理、智

能推理、几何变换、传感器融合、后处理或显示叠加中的关键任务，不得仅作为视

频直通、接口转换或简单数据搬运设备使用。允许采用片上处理器、上位机或辅助

单片机完成系统控制、参数配置、模型训练、文件管理、低速传感器采集和执行机

构驱动等工作，但作品的核心数据通路和主要计算任务应在 FPGA 可编程逻辑中

实现。参赛队伍应在设计报告中明确软硬件分工，并说明 FPGA 模块的功能、数

据流、缓存结构、时钟域、定点化策略、存储访问方式、资源占用和性能指标。

1、基于 FPGA 的医学影像实时分析与智能辅助展示系统设计

本题面向 CT、MRI、超声、内镜、眼底、显微等医学影像应用场景，要求参

赛队伍基于 FPGA 设计一套实时或准实时的医学影像分析与智能辅助展示系统。

作品应形成从影像输入、预处理、智能分析、结果叠加到显示输出的完整链路，FPGA

应体现承担核心图像处理、模型推理、几何变换、缓存调度、分割后处理或图形叠

加中的关键任务，避免仅在软件端完成全部功能。

2、面向自动驾驶小车的智能感知与先进显示系统设计

本题面向智能车场景，要求参赛队围绕"智能感知 + 先进显示"一体化设计一

套可在车模平台上运行、可交互、可量化的完整工程作品。作品应实现“传感器/

数据输入 → 实时处理 → 感知结果生成 → 显示输出”的完整数据流，在 FPGA

平台上完成核心感知与计算任务。题目设置三个选做方向（单/双目深度估计、多目

全景拼接、多传感器采集在环与 AR/VR），参赛队须至少选择其中一个方向完成，

鼓励跨方向融合。

3、自主命题

本次竞赛开设自主命题赛道，各参赛队基于 FPGA 技术，自主设计并实现一

个具有创新性和实用性的项目。参赛团队需围绕信号处理、数据通信、人工智能加

速等领域自主命题，完成系统功能设计、硬件开发、程序编写及调试。核心任务：

确保系统稳定运行，满足实时性、可靠性要求；创新点突出，具有一定应用价值。

技术指标需明确量化，如处理速度、精度等。评分将综合考量创新性、功能完整性、

技术难度及文档规范。

4、评分细则

项目内容分值评分要求

基本指标

（60 分）

系统完整 10 设计方案完整覆盖题目的设计要求

主要功能 20 实现核心功能并且能够稳定运行

性能评估 15 系统的性能满足设计要求，测试系统在实际运行

中的表现，评估其是否达到或超过了性能标准

操作界面 15 系统拥有操作界面菜单，可以通过人机交互接口

操作。操作界面需要整洁清晰，操作方式合理

进阶指标

（40 分）

优化与改进 15 验证优化措施的效果，如性能提升、资源节约等

拓展灵活性 15 在不同条件下具备适应能力和扩展可能性

实际应用性 10 评估项目的实际应用效果和市场潜力

附加指标

（20 分）

创新性 10 对系统进行有特色的、合理的创新

演示效果 10 在评审时，视演示效果酌情给分

5、附录

附录 A：题目一相关要求以及推荐开源数据

基础要求：

① 完成至少一种医学影像模态的数据输入、缓存、处理和输出显示。输入可来

自上位机、SD 卡、DDR、以太网、USB、摄像头或片上处理器；输出可采用 HDMI、

VGA、LCD 或上位机界面。

② 实现至少三类医学图像基础处理或显示功能，例如灰度归一化、窗宽窗位调

节、伪彩色映射、直方图均衡、CLAHE、去噪滤波、边缘增强、阈值分割、形态学

开闭运算、连通域统计、分割掩膜叠加、轮廓绘制、面积/体积估计等。

③ 至少实现一种具有明确医学影像应用意义的智能分析功能，例如器官/组织

分割、病灶候选区域检测、细胞计数、血管/视盘区域提取、超声目标区域跟踪、

CT/MRI 图像配准或三维切片浏览。

④ FPGA 需完成核心算法模块或核心加速模块，能够说明模块划分、数据流路

径、缓存机制、时钟域设计、定点化策略、片上/片外存储访问方式和关键资源占

用。

⑤ 系统应具备稳定、连续、可交互的展示能力，能够在显示端或上位机界面标

注当前处理模式、阈值参数、分割结果、推理耗时、帧率或资源统计等信息。

⑥ 所有医学数据应来自公开数据集、公开挑战赛数据、仿真数据或匿名教学数

据；作品必须声明仅用于工程教学与算法演示，不作为临床诊断依据。

拓展要求：

① 实现轻量化 U-Net、Mobile U-Net、UNet++、ResUNet、nnU-Net 风格小模

型或自定义医学分割网络，并完成 INT8/INT4 量化、剪枝或知识蒸馏后在 FPGA 上

推理加速。

② 支持 2.5D 或 3D 医学体数据处理，例如相邻多切片输入、patch-based 体

数据分割、MPR 多平面重建、最大密度投影（MIP）或分割体积统计。

③ 支持交互式医学分割展示，例如通过鼠标、按键、触摸屏或上位机选择 ROI、

点提示、框提示或阈值参数，FPGA 实时更新分割掩膜、轮廓和定量结果。

④ 实现图像配准或多模态融合，例如 CT-MRI 刚性配准、超声连续帧配准、术

前影像与实时图像对齐，体现几何变换、插值和代价函数计算的硬件化设计。

⑤ 实现“原图 + 增强图 + 分割掩膜 + 量化指标”的同屏展示，例如左右分

屏、四宫格、透明 Alpha 叠加、轮廓叠加、伪彩色热力图、实时 FPS 和延迟显示。

⑥ 给出与 CPU 或软件基线的对比，包括处理帧率、单帧/单切片延迟、吞吐率、

功耗估计、LUT/FF/BRAM/DSP 占用、DDR 带宽估计以及算法精度变化。

推荐开源数据

为满足公开、合规和可复现实验的要求，推荐优先考虑 STARE、ISIC Challenge

2016 Task 1 和 CAMUS 三类公开数据集。三者分别对应眼底、皮肤镜和心脏超声

三种典型医学影像模态，可支撑基础图像处理、轻量分割模型部署、分割结果叠加

和定量测量展示。使用其他数据集时，应在设计报告中说明来源、许可和使用范围。

STARE：视网膜眼底血管分割

下载链接：官网/血管分割页面；原始 20 张眼底图像 tar；Adam Hoover 人工

血管标注；Valentina Kouznetsova 人工血管标注

数据内容：STARE 血管分割页面提供 20 张实验用视网膜眼底图像，并提供两

套人工血管网络标注，可用于血管分割、血管轮廓叠加和分割指标评估。

简单分析：该数据集规模小、图像为 2D、标注明确，最适合作为题目 A 的基

础演示主线。FPGA 端可实现绿通道提取、灰度归一化、CLAHE/滤波、阈值或轻量

U-Net 血管分割、形态学开闭运算、连通域统计、血管掩膜 Alpha 叠加和 Dice/IoU

统计。局限是样本数量较少，不宜作为泛化性能充分证明，应定位为工程教学演示

和算法链路验证。

ISIC Challenge 2016 Task 1：皮肤镜皮损分割

下载链接（建议使用 2016 Task 1 Lesion Segmentation）：挑战赛数据总页；

2016 Task 1 训练图像 ZIP；2016 Task 1 训练掩膜 ZIP；2016 Task 1 测试图像

ZIP；2016 Task 1 测试掩膜 ZIP

数据内容：ISIC 2016 Task 1 提供 900 张训练皮肤镜 JPEG 图像、900 张 PNG

二值分割掩膜、379 张测试图像和测试掩膜，许可标注为 CC-0。

简单分析：该数据集适合展示“原图 + 增强图 + 分割掩膜 + 量化指标”的完

整链路，医学应用意义明确。可训练 Mobile U-Net 或小型 U-Net，并将 INT8/INT4

量化模型或分割后处理部署到 FPGA。由于皮肤镜图像存在颜色、光照、毛发遮挡

和尺度差异，建议离线统一缩放到 256×256 或 512×512，在线完成 RGB 转灰度

/HSV、颜色归一化、二值掩膜叠加、轮廓绘制和皮损面积估计。

CAMUS：心脏超声多结构分割

下载链接：CAMUS 官方数据说明页；Human Heart Project 下载入口；训练集

说明页

数据内容：CAMUS 是 2D 心脏超声多结构分割数据集，整体包含 500 名患者检

查；其中训练集 450 例带专家人工参考，测试集 50 例，原始输入图像采用

raw/mhd 文件格式。

简单分析：CAMUS 更适合作为题目 A 的拓展演示，用于超声图像增强、左心室

/心肌/左心房区域分割、轮廓叠加、面积/体积估计和 ED/ES 帧对比。工程上建议

先离线将 raw/mhd 转换为 8 bit 或 16 bit 灰度 PNG/RAW 序列，再输入 FPGA；

基础演示可做单帧分割，拓展可做 2.5D 相邻帧/序列输入和定量指标显示。该数

据集真实临床异质性强，低对比度和差图像质量样例较多，应在演示中保留失败案

例说明。

附录 B：题目二相关要求

一、背景

1.1 产业介绍

自动驾驶与高级辅助驾驶（ADAS）系统中，环境感知与信息呈现是两个紧密耦

合的核心环节：感知层需对多路摄像头、IMU、编码器等异构传感器数据进行实时

融合处理，生成深度、目标、车道等结构化信息；显示层则需将感知结果与原始画

面叠加，以鸟瞰图、AR 抬头显示、数字孪生等形式向驾驶员或算法闭环直观呈现

车辆态势。两环节均具有像素数据量大、接口种类多、实时性要求严、端到端延迟

敏感的共性特征。

传统的 CPU/GPU 方案受制于操作系统调度抖动和功耗约束，难以在嵌入式车端

同时满足多路并行处理与确定性低延迟的要求。FPGA 凭借多通道并行流水线、流

式像素计算、确定性时序、可定制显示时序发生器等架构优势，可在有限功耗预算

下实现从传感器输入到屏幕输出的低延迟贯通处理，已成为智能车域控制器中与

GPU 互补的重要算力载体。

1.2 命题思路

本题面向智能车场景，要求参赛队围绕"智能感知 + 先进显示"一体化设计一套

可在车模平台上运行、可交互、可量化的完整工程作品。题目设置三个选做方向，

参赛队须至少选择其中一个方向完成完整链路，鼓励跨方向融合。命题强调：

FPGA 核心算力不可替代：关键感知算法或显示数据通路必须在 FPGA 上以硬件

流水线或可编程逻辑方式实现，不允许将 FPGA 仅用作视频直通或简单 I/O 桥接；

鼓励异构协作：可使用单片机（如 STM32 等）驱动车模底盘、采集低速传感器

数据，与 FPGA 通过 SPI/UART/I2C 等接口协同，但核心感知与显示计算须在 FPGA

端完成；

完整链路闭环：作品须体现"传感器/数据输入 → 实时处理 → 感知结果生成

→ 显示输出"的完整数据流，仅完成离线算法验证或仅在软件端运行感知算法不符

合基本要求。

二、选做方向与任务要求

方向一：单目/双目深度估计算法部署

目标：在 FPGA 上部署深度估计算法，实现从图像输入到稠密深度图输出的实

时推理，并将深度结果叠加到原始画面进行可视化显示。

基础要求：

（1）完成摄像头或视频源实时输入，分辨率不低于 640×480、帧率不低于 25 fps；

多路输入时按等效总像素吞吐率说明。

（2）在 FPGA 上实现至少一种深度估计核心算法：传统方法（如 Census 变换 +

BM/SGM 立体匹配）或轻量神经网络（如量化后的 MonoDepth、FastDepth 等）。

（3）输出稠密深度图并以伪彩色/灰度映射方式实时叠加显示；深度图与原始画面

须像素级对齐，叠加方式可选 Alpha 混合或左右分屏。

（4）系统实时显示分辨率、帧率、端到端延迟及至少一项深度质量指标；延迟测

量须从图像采集帧到显示输出帧的完整通路。

（5）设计报告说明：算法定点化策略、行/帧缓存设计、片外存储带宽分析、时钟

域划分、资源占用。

拓展要求：

（1）支持 720p 及以上分辨率实时处理。

（2）双目硬件级同步采集与并行处理；两路摄像头行同步/帧同步，须说明同步机

制。

（3）部署轻量深度估计网络（如 MobileNet 主干的 MonoDepth）并说明量化与剪

枝策略；须给出浮点模型精度与 FPGA 部署精度的对比。

（4）基于深度图实现目标距离估计与分级预警；须说明距离标定方法与预警逻辑。

（5）融合 IMU/编码器数据补偿运动视差或实现深度图时域滤波。

方向二：多摄像头鸟瞰图全景拼接

目标：在 FPGA 上实现多路摄像头图像的实时采集、畸变校正、逆透视变换（IPM）

与鸟瞰图全景拼接，输出车辆周围 360° 无缝俯视图。

基础要求：

（1）完成至少两路摄像头的实时采集与显示；每路分辨率不低于 640×480、帧率

不低于 25 fps。

（2）在 FPGA 上实现镜头畸变校正与逆透视变换（IPM）；须说明标定方法、查找

表（LUT）生成与存储策略。

（3）实现鸟瞰全景图拼接输出；拼接区域须处理重叠区融合（如线性加权或 Alpha

混合），无明显拼缝。

（4）拼接画面实时显示，并在画面上叠加车辆轮廓、方位标注等辅助信息。

（5）设计报告说明：标定流程、LUT 存储与带宽、坐标映射、行缓存设计、多路

同步策略、资源占用。

拓展要求：

（1）支持四路及以上摄像头 360° 环视拼接。

（2）实现动态曝光/色彩补偿，消除不同摄像头间的亮度/色差差异。

（3）在鸟瞰图上叠加障碍物检测标注或距离标尺。

（4）支持低照度增强或去雾处理，提升夜间/恶劣天气拼接质量。

（5）实现 3D 碗状环视或可切换视角的环绕视图。

方向三：多传感器采集在环与 AR/VR 特色显示

目标：在 FPGA 上实现多传感器（摄像头、IMU、编码器、超声波等）数据的同

步采集与融合处理，构建车辆运行状态在环系统，并以 AR 抬头显示、数字孪生、

VR 场景等形式直观呈现车辆态势与风险信息。

基础要求：

（1）完成至少两类传感器的实时采集与同步；例如摄像头 + IMU，或摄像头 + 编

码器；须说明同步机制与时间戳方案。

（2）在 FPGA 上实现至少两项传感器数据处理功能；例如 IMU 姿态解算（互补滤

波/卡尔曼滤波）、编码器速度/里程估计、超声波距离计算等。

（3）实现至少一种 AR 叠加显示功能；例如在视频画面上叠加车道线标注、障碍

物距离标注、速度/航向信息、风险预警图标等。

（4）实现车辆运行状态的可视化呈现；例如轨迹回放、姿态仪表盘、俯视图车辆

标记等。

（5）设计报告说明：多传感器同步架构、数据融合策略、显示叠加流水线、坐标

系统一方法、资源占用。

拓展要求：

（1）实现目标检测—跟踪—深度估计—多级预警闭环；给出端到端延迟与风险判

定逻辑。

（2）构建简易数字孪生场景，车辆在虚拟地图中实时定位与显示。

（3）实现 VR 头显或 3D 立体显示输出；要说明 3D 渲染/投影方案。

（4）实现运行时模式切换（如正常/夜间/运动模式）或可配置参数面板。

（5）实现网络远程监控与数据传输；例如通过 Wi-Fi/图传/以太网将画面与传感

器数据上传至远端。